电讯技术

作者：巩克现,闫瑾,刘宏华,王玮

单位：(1.郑州大学 电气与信息工程学院，郑州450001;2.中国电子科技集团公司第二十七研究所，郑州 450047)

关键词：Turbo乘积码；软判决译码；低复杂度；低时延；

针对Turbo乘积码（Turbo Product Code,TPC）迭代译码过程中的错误传播问题，设计了一种极低复杂度的错误抑制机制，对错误定位精准且简单高效，可有效降低迭代初期的不可靠外信息对误码率（Bit Error Rate,BER）性能的负面影响。所提译码算法的迭代收敛速度较经典的Chase算法优势明显，在第3次迭代时，其误码率曲线基本和Chase算法4次迭代的性能持平，在同等性能下可降低25%译码时延。同时，在现场可编程门阵列（Field Programmable Gate Array,FPGA)中设计了一种软输入软输出（Soft-Input Soft-Output,SISO）译码器，通过将测试序列生成模块与校验子计算模块、欧氏距离计算模块并行化设计获得了较低的译码时延，利用递归运算极大降低了算术复杂度，在与Xilinx官方的TPC译码IP核吞吐量相当的情况下消耗更少的硬件资源。

来源：2025年第1期

《电讯技术》期刊编辑部

查看电讯技术杂志2025年第1期