电讯技术

作者：吴廷勇,林于敬

单位：(电子科技大学 通信抗干扰技术国家级重点实验室,成都611731)

关键词：概率LDPC译码器；边缘存储器；锁存问题；双路更新；

针对采用传统边缘存储器结构的概率低密度奇偶校验（Low Density Parity Check，LDPC）译码器中仍存在锁存问题的现象，借鉴全并行Turbo译码器中的多路更新策略，提出了一种增强的变量节点和校验节点双路更新边缘存储器结构。利用双路更新结构引入的增强随机选择特性，可以显著降低概率迭代译码过程中的锁存现象。仿真分析表明，相比于单路更新结构，采用双路更新边缘存储器结构的概率LDPC译码器能够在误比特率接近10??-4?量级处获得?0.4 dB?左右的译码性能增益，同时也能够显著降低迭代译码周期数量，提升译码速率。?

来源：2020年第1期

《电讯技术》期刊编辑部

查看电讯技术杂志2020年第1期